Bases del diseño geométrico de las ASICs

 Autor: Mauro Benito Montoya Arenas ( mauro2017pre@gmail.com)

LABORATORIO 2: Bases del diseño geométrico de asics

INTRODUCCION:

La mayor utilidad del software Microwind es la posibilidad que le brinda al usuario de “meterse” dentro de un circuito integrado (CI) a construir, ampliando así las posibilidades de diseño del mismo y sus características mínimas para que cumpla con determinados comportamientos requeridos. Una vez que se adquiere un conocimiento adecuado de este paquete es posible construir elementos y configuraciones de manera personalizada y a la vez cumpliendo con requisitos mínimos de diseño dependiendo de la tecnología a trabajar.

 

OBJETIVOS:

   Ø  Hacer las simulaciones del inversor bajo las condiciones requeridas

   Ø  Aprender el funcionamiento de las puertas lógicas.

   Ø  Detallar las características del layout del inversor que vamos a utilizar

 

TEMA PROPUESTO:

Bases del diseño Geométrico de ASICs

 

BASES TEORICAS:

a)     Marco Teórico:

Tecnología CMOS: 

CMOS o MOSFET complementaria tiene una gran aplicación en el diseño de lógica de computadora. La relativamente alta impedancia de entrada, las rapidas velocidades de conmutación y los bajos niveles de potencia de operación de la configuración CMOS, han dado por resultado una disciplina totalmente nueva conocida como diseño de lógica CMOS [1]. 

Figura 1. CMOS inversor

Figura 2. Símbolos de los nMOS y pMOS

 

Figura 3. Característica del MOSFET de enriquecimiento que muestra las condiciones de encendido y apagado: (a) nMOS; (b) pMOS

 

b)    Marco conceptual:

Software Microwind:

Descripción: Microwind es una herramienta para diseñar y simular circuitos a nivel de diseño. La 

herramienta cuenta con funciones de edición completas (copiar, cortar, pegar, duplicar, mover), varias 

vistas (MOS características, sección transversal 2D, visor de procesos 3D), y un simulador analógico. 

Resulta engorroso, que siendo la primera vez que una persona trabaje en un software, se encuentre 

con una cantidad de términos desconocidos y no muy fáciles de entender. Microwind es uno de 

los paquetes donde más acontece esta dificultad, por tanto, es útil conocer algunos conceptos 

básicos del programa [2]:  

- Reglas de diseño: Para Microwind, son una compilación de reglas geométricas, de propiedades 

eléctricas, químicas, y de parámetros de modelo, que juntas conforman una tecnología de 

proceso de construcción de circuitos integrados (CI’s).

- Archivos RUL: Bajo esta extensión se guardan los archivos que contienen las reglas de diseño 

para Microwind.

- Tecnología de proceso: Consiste en un conjunto de reglas de diseño, que permiten construir

circuitos integrados con determinadas caracteristicas.

- Layout: Disposición de capas, o layers, que representan la litografía de dispositivos en 

un circuito integrado. En palabras más castizas, es un conjunto de máscaras, las cuales 

representan materiales, que son constitutivos de dispositivos a implementarse en un CI.

Figura 4. Layout de un sumador medio hecho en Microwind

- Layer: Disposición de capas o mascaras que forman un Layout. Layers diferentes representan  diferentes tipos de material, los cuales tienen usos específicos dentro de un layout.

- Workspace o “fondo negro”: Como su nombre indica, es el fondo negro en el cual se construyen los layouts de Microwind. Representa en realidad una gran oblea lineal, isotrópica y homogénea de silicio dopado de tipo P, de dimensiones infinitas.

- Lambda (𝝀): Es una escala de longitud que utiliza Microwind, para ajustar distancias a la tecnología empleada. No debe confundirse este lambda, con el lambda (𝜆) del modelo del modelo de segundo orden del transistor MOSFET operando en región de saturación. Para la tecnología, el valor lambda es ajustado a la mitad del largo del canal de un transistor MOS, por defecto.

Figura 5. Valor de lambda por defecto en Microwind

 

- Lambda grid: Es una cuadricula dispuesta sobre el workspace del microwind, escalada en lambdas, que sirve como referencia para ajustar distancias en la construcción de un layout.

Botones (funciones) de Microwind [3]:

Figura 6. Botones del microwind enumeradas par su descripción

1)      Open file: Este botón se utiliza para abrir cualquier archivo (*.MSK), con la ubicación y nombre
que se elija.

2)     Save this file: Si presionas este botón el layout actual enun archivo (*.MSK), con la ubicación en disco y nombre que elija.

3)     Draw box: Cuando se activa este botón, se puede dibujar sobre el espacio de trabajo de
Microwind, rectángulos del material seleccionado en la paleta de fondos (botón 19), del área que desees y con la escala de magnitud dada en lambda.

4)     Delete some Layout: Este botón se utiliza para borrar toda clase de layers con solo hacer un clic sobre lo que se desee eliminar.

5)      Copy elements: Si presionas este botón se puede copiar o clonar los layers de un área específica a otra parte del espacio de trabajo.

6)     Stretch, move: Cuando se activa este botón, se puede cambiar las dimensiones de cualquier
layer, con solo hacer clic sobre cualquier parte del perímetro del layer a modificar, y mediante un arrastre de Mouse, asignar la nueva posición.

7)      Zoom in: Este botón se utiliza para acercar la distancia de representación del layout en uso.

8)     Zoom out: Si presionas este botón para alejar la distancia de representación del layout. Es el
complemento del Zoom in.

9)     View all: Cuando se activa este botón se ajusta la distancia de representación al tamaño del
layout actual.

10)  View electrical node: Presionando este botón y luego haciendo clic sobre cualquier punto del
workspace, se obtiene una visualización del nodo eléctrico (el nodo seleccionado se ve en colores, el resto del layout se muestra en color gris).

11)   Run simulation: Si presionas este botón se despliega una ventana dinámica de simulación para el layout actual, donde se muestra comportamientos de tensión contra tiempo, tensión contra tensión, etc. 

Figura 7. Ventana dinámica del botón Run simulation

12)  Measure distance: Cuando se activa este botón, se puede medir las distancias en el workspace.

13)  2D vertical cross-section: Al activar este botón y después hacer clic sobre un punto del workspace, se despliega una ventana mostrando una disposición vertical de la sección transversal que contiene al punto seleccionado.

14)  Process steps in 3D: Si presionas este botón se despliega una ventana donde se muestran los
pasos del proceso de elaboración “real” en 3 dimensiones del circuito representado mediante el layout actual.

Figura 8. Se muestra un modelo 3D de una compuerta NAND hecho en Microwind

 15)  Design Rule Checker: Cuando se activa este botón, se muestran todos los errores se llevan cometiendo en cuanto a distancias mínimas que se requiere según cada tecnología de trabajo.

16)  Add text to layout: Este botón se utiliza para añadir un texto importante en alguna parte del layout.

17)   Connect layers:  Si presionas este botón y después presionas en un punto del workspace, se
creará en ese punto una unión metal contacto, que conecta todos los layers que se encuentran en ese punto. 

18)  Simulate MOS characteristics: Cuando se activa este botón se depliega una ventana donde se
muestran las características de corriente contra tensión y el comportamiento de las capacitancias internas conforme varian las tensiones de los posibles dispositivos MOS que se encuentren en el layout.

Figura 9. Características de un MOS

 19)  Show palette of layers: Este botón se utiliza para mostrar la paleta de layers o fondos con la cual es posible hacer la construcción de cualquier layout de microwind.

Figura 10. Paleta de Microwind

 20) Botones de direccionamiento: Estos 4 botones simplemente sirven para correr la vista del layout hacia el lado indicado por la flecha.

 

DESARROLLO DEL TRABAJO:

    1)     Presentar el LAYOUT mínimo del inversor realizado por Ud. Considerar para el layout el esquema de la Fig. A y la Fig. B del diagrama de barras (STICK). Tratar de conseguir un layout de dimensiones mínimas. Mostrar y describir las vistas de corte 2D y 3D.                                                 

Figura 11. Figuras A y B de la guía de laboratorio

Layout

Figura 12. Layout de dimensiones mínimas

Descripción: En el layout creado podemos ver en la parte superior el transistor p conectado a la fuente a través de su terminal source y al Vout a través de su terminal drain. En el medio se encuentra el polisilicio (gate) conectado al Vin, este polisilicio une los 2 transistores. En la parte inferior observamos el transistor tipo n con el drain conectado a tierra y el source conectado a Vout y unido con una capa metálica al drain del transistor tipo p.

Vista de corte 2D

Figura 13. Vista de corte 2D

Descripción: En la zona más a la izquierda de la vista de corte 2D observamos al transistor n-MOS. Los 2 rectángulos verdes son las capas n de dicho transistor, el cuadrado rojo representa el polisilicio (gate). El sustrato color plomo es de tipo p. Los rectángulos morados son las uniones que existen entre las capas y los metales. Los rectángulos azules son los metales: en la parte de la izquierda el metal se une a tierra, en el medio el metal estará conectado a Vout y en la parte derecha estará conectado a fuente. En la zona más a la derecha de la vista de corte 2D podemos observar el transistor p-MOS. Los 2 rectángulos marrones representan la capa p, el cuadrado rojo representa el polisilicio (gate). El sustrato de color mostaza es de tipo n. en la parte más a la derecha el metal va conectado a fuente. Podemos ver que los transistores están unidos por una capa metálica en el medio.

Vista de 3D

Figura 14. Vista de 3D

Descripción: En la vista en 3D observamos el sustrato p (color plomo). El polisilicio es de color rojo y une los gates de ambos transistores. El color verde mas oscuro es el sustrato n donde se encuentra el transistor p. En la figura 15, se muestra la difussion p en color crema, también la difusión n en color verde oscuro y las uniones (las barras de plomo oscuro que sobresalen) que unen los sustratos con las partes metálicas. Justamente el metal donde esta el Vin, V_DD y la tierra se muestra en la parte mas superior de la figura 14.

Figura 15. Vista en 3D de algunos componentes del layout

 

2)    Para el LAYOUT del inversor (muestre el procedimiento empleado):

-Hallar la frecuencia MÁXIMA de operación.

-El área ocupada del layout.

 

Procedimiento para crear el layout del inversor:

Primero creo el transistor tipo n con los valores especificados: L=2𝜆 y W=7𝜆. Adicionalmente a esto, según el botón “Design Rule Checker”, el polisilicio debe sobrepasar a la capa n en al menos 3 lambdas.

Figura 16. Layout del transistor n-MOS

 

Ya creado el transistor n-MOS creo el transistor p-MOS con las mismas reglas de diseño (L=2𝜆 y W=7𝜆). Además, el sustrato n debe estar mínimo a 6 lambdas de distancia del transistor p-MOS y debemos colocar una fuente V_DD en el sustrato n.

Figura 17 . Layout del transistor p-MOS

 

Ya creamos los 2 transistores n-MOS y p-MOS. Ahora hacemos las uniones metálicas (estas tienen que medir 4 lambdas como mínimo). Además, como la distancia entre los 2 transistores es muy pequeña, podremos unir las entradas de los 2 transistores con polisilicio (si la distancia fuera grande no se podría usar ya que el polisilicio tiene alta resistencia), hay que recordar que la distancia del transistor n-MOS al sustrato n debe ser de 6 lambdas como mínimo. También, para unir la parte metálica con los sustratos n y p necesitamos de los contactos en las uniones: contacto N (Contact N+diff/Metal1) para uniones entre el metal 1 y el sustrato N y contacto P (Contact P+diff/Metal1) para uniones entre el metal 1 y el sustrato P. Por ultimo colocamos las respectivas fuentes de voltaje y tierra.

Figura 18. Layout del inversor

 

Frecuencia máxima de operación:

La frecuencia máxima de operación la obtener a partir de los retrasos que existe en la respuesta. Para ello debemos ver las características dinámicas del inversor creado:

Figura 19. Características dinámicas del layout inversor

Podemos observar que el tiempo de retraso de subida es de 15 ps y el tiempo de retraso de bajada es de 7 ps. Escogemos el mayor valor entre los 2 (en nuestro caso 15 ps). Ahora calculamos la frecuencia máxima de la siguiente manera:

Nota: para la simulación debemos escoger una frecuencia muy inferior a la fmax. En nuestro caso la frecuencia de la simulación es f=1/(2x10^(-9))=0.5x10^9. Se comprueba entonces que fmax>>f.

 

El área ocupada del layout

CMOS-0.25 μm (reglas de resolución). Primero obtendremos el área que ocupan los materiales que componen los transistores n-MOS y p-MOS. Después el área total:

Transistor n-MOS: 

	Longitud	Anchura	Superficie
Polisilicio	2𝜆	17𝜆	34
N+ Diffusion	16𝜆	7 𝜆	112

Figura 20. Layout del transistor n-MOS

 

Transistor p-MOS: 

	Longitud	Anchura	Superficie
Polisilicio	2𝜆	17𝜆	34
P+ diffusion	16𝜆	7𝜆	112
Capa N	28𝜆	19𝜆	532
Fuente Vdd	6𝜆	6𝜆	36

 

Figura 21. Layout del transistor p-MOS

 

Area del Layout: Para obtener el área que ocupa el layout debemos considerar que muchos materiales se sobreponen. En la siguiente figura hemos dividido la

Figura 22. División del layout por partes para hallar el área que ocupa

Considerando estas áreas, el área total ocupada por el Layout será: 802

Si quisiéramos encapsular todo el transistor en un gran rectángulo que ocupe todo el layout. Quedaría de esta manera:

Figura 23. Medición del layout del transistor n-MOS

El área que contiene al layout seria: 1250

 

    3)    Para el LAYOUT del inversor, extraer la descripción CIR (Spice) y la descripción CIF (Caltech Intermediate Form) del inversor. En cada caso, establecer las reglas principales de sintaxis y describir sus contenidos. Buscar en libro y/o Internet la información necesaria.

- En base al archivo (*.cir) y USANDO la vista del layout de su inversor, mediante líneas punteadas, indique las dimensiones de L, W, identifique las capacidades parasitas hacia GND desde los nodos (G, D, S) y sus valores respectivos. Ver figura A, use una figura similar solo para esta pregunta. 

Figura 24. Archivo *.cir con la descripción del inversor

 

Figura 25. Layout del inversor, también se muestra la ubicación de L y W y las capacitancias parasitas 

-En base al archivo (*.cif) y USANDO la vista del layout de su inversor, mediante líneas punteadas, identifique los valores de las coordenadas (X,Y) que definen las capas de polisilicio, difusiones, contactos y metal. Ver figura A, use una figura similar solo para esta pregunta. 

    4)    Presentar el LAYOUT del circuito mostrado en la Fig. C, revisar la teoría de su funcionamiento y explique en detalle, página 165 del libro texto.

Figura 26. Disparador Schmitt

 

Figura 27. Layout del disparador Schmitt

 

Funcionamiento: Este circuito se caracteriza por su función de transferecia que presenta histéresis: la entrada de conmutación cuando la entrada va desde ‘0’ a ‘1’ es diferente a la del caso en que va desde ‘1’ a ‘0’. Esto se puede entender mejor viendo la siguiente figura:

Figura 28. Curva de característica entrada-salida de un disparador Schmitt

 

Partiendo de la figura , consideramos que inicialmente Vin=0, tendremos los transistores M4 y M5 estaran conduciendo. El voltaje V_DD pasara y activara el transistor M3. Forzando una tensión en el surtidor de M2 igual a V_DD-Vtn. A medida que la tensión de entrada Vin va subiendo, en el momento que llega a Vtn, habrá una corriente desde V_DD hasta GND a través de M1 y M3 que dara lugar a una tensión de entrada Vs2, dada por la expresión:

siendo Vtn1 y Vtn3 las tensiones umbral de M1 y M3 respectivamente, que serán diferentes debido al body effect. El transistor M2 seguirá cortado hasta que Vin sea mayor que Vs2+Vtn2 (y Vtn2 es igual a Vtn3 ya que M2 y M3 tienen el surtidor común). En ese momento M2 conducirá, con lo cual la tensión de salida empezará a bajar, disminuyendo la corriente a través de M3 y, por tanto, haciendo que Vs2

baje más rápidamente y forzando la transición. La tensión de entrada que causa esta transición es, muy aproximadamente, la tensión de conmutación del disparador VTH, y viene dado por la relación de trans-conductancias entre M1 y M3:

Un análisis similar se obtiene para el punto de conmutación VTL.

    5)     Para circuito digital MOS mostrado en las Figura 1 Analizar y determinar la función lógica de salida del circuito. Presentar completo el LAYOUT (manual y de menor área) y corroborar su función lógica mediante simulación. Medir el ÁREA del layout y hallar la frecuencia MÁXIMA de operación. 

 

BIBLIOGRAFIA:

·          [1]: Teoría de circuitos y dispositivos lógicos - Boylestad (pag. 401)

·         [2]: https://es.scribd.com/doc/251388359/Manual-Practico-de-Microwind-en-Espanol (pag. 5)

·         [3]: https://es.scribd.com/doc/251388359/Manual-Practico-de-Microwind-en-Espanol (pag. 7)

·         [4]: http://diec.unizar.es/~tpollan/libro/Apuntes/digT6.pdf (pag. 10)